电子工程师的网站
首 页 |  新闻资讯 | 最新产品 | 解决方案 | 技术参数
设计应用
电路图 | 技术资料 | 芯片资料 | 技术论坛
  现在位置: 首页 > 设计应用 > 其它 > 详细信息
其它:用Spartan-3A和Spartan-3AN平台实现低成本安全解决方案
来源:   时间: 2007-9-24 9:15:09    
  安全已成为如今的热门话题。对于电子设计工程师来说,最大的威胁莫过于市场上出现由于设计盗版而引起的大量假冒产品。根据反盗版联盟(Ant i-CounterfeitingCoalition)的统计,2003年,全美国涉及盗版的交易额达287O亿美元,占全球盗版产品年销售总量(4560亿美元)的63%。本文将介绍能够保护低成本FPGA设计的安全措施。 

三大安金威胁

  电子设计中最常见的侵权行为就是反向工程。当盗版者以在公开市场低价销售为目的而企图重新设计或制作某产品时,这种行为就会发生。通过反向工程,盗版者能够非常迅速地完成设计,由于无需研发经费,因此成本可以很低。

  目前,许多公司采取了外包生产的方式,因而面临着两种新侵权行为的威胁,即超量生产和克隆。在超量生产中,承包制造商只需生产出多于OEM(原始设备制造商)订货量的产品,这些超量生产的产品会在未经OEM授权的情况下售出。

  克隆是指盗版者以相同或不同的品牌复制设计、IP或产品。同样,克隆者不必花费任何研发成本。而且,超量生产和克隆的产品都能快速上市。

  还未得到重视的是与这类侵权行为有关的无形资产流失。无论产品遭到反向工程、超量生产还是克隆,都意味着OEM销售额的重大损失。除了损失销售额,还会发生以退货量形式表现出来的质量成本,可能会影响品牌形象。并且,随着RMA(退货授权书)数量增多,OEM需要提供技术支持以确定症结所在并解决最终客户的问题,又进一步增加了成本。最终,产品可能变得真伪难辨。这些都是无法补偿的永久性损失。

使用Device DNA实现安全功能

  传统的FPGA使用比特流加密技术来防范反向工程和克隆。虽然以往的效果不错,但现在,比特流加密已无法保护设计免遭超量生产的侵权。

  为了保护设计不被以上三种行为所盗版,Xilinx提供了几种解决方案,并在最近推出了带有DeviceDNA的Spartan-3A和Spartan-3AN器件系列,可帮助防范克隆者、超量生产者和反向工程者。这种DeviceDNA设计级安全功能可以保护设计、IP和嵌入式代码。DeviceDNA是一种特殊的57位ID,对于每个器件都是独一无二的。这种57位ID是在Xilinx工厂中固化或设定的,因而不能更改。Spartan-3A和Spartan-3AN两种FPGA在每个出厂的器件中都包含独一无二的ID。

  然后,该ID会与设计师的个性化算法结合起来储存在FPGA上。该算法基本上是一个算术方程式,它规定如何提取DeviceDNA,并创建一个结果。此结果可以存储在任何地方,如外部存储器或Flash中。该算法是安全性的秘密所在,因为只有设计师才知道它。尽管它存储在FPGA上,但在旁观者看来,这只是一部分比特流。

Spartan-3A的安金性

  对于Spartan-3A器件,该算法将使用DeviceDNA的结果与器件配置后存储在Flash中的结果相比较。如果二者匹配,则认可该设计。如果二者不匹配,该设计会被设置成多种行为方式,从轻微故障到严重功能障碍。

  为了便于理解,可以把DeviaDNA比作ATM银行卡,把个性算法比作ATM卡的密码。其潜在的弱点是,可能出现有人同时得到了ATM卡和密码的情况。这个性化算法一旦为人知晓便很容易被克隆,这正是设计本身集成授权算法的原因。该算法置于可编程逻辑内部最隐秘的位置,可以选择数百万种配置方案。

Spartan-3AN的安全性

  对于Spartan-3AN平台(即新型非易失性FPGA平台),此过程大同小异,只是有几个增强项。第一个安全增强项是,比特流隐藏在FPGA内部。这样更难于被人窥见。

  Spartan-3AN FPGA的第二个安全增强项是两个特有的序列号,即DeviceDNA和工厂预设FlashID,存储在Flash中。这两个特有的ID提供长达70个字节的序列号,可产生大量可能的算法,从而延长了破解认证算法所需的时间。于是,设计既要受FPGA约束,又要受Flash ID的约束。

  第三项改进是在存储的授权代码中。在Spartan-3AN平台上,可以将授权代码存储在片上一个叫做flash用户字段的专用一次性可编程64字节寄存器中。这样可使整个安全系统自成一体。由于不需要外部接口或存储器,整体安全性得以提高,使反向工程更加困难。

  该认证算法由用户定义,这使用户能在设计预算内实现恰当的安全等级。该认证算法也是安全系统中的主要秘密。认证过程中必须有不为人知的秘密,才能保护安全系统不被破解。因为算法是未知的,所以它是设计级安全性的关键。算法是在FPGA架构中实现的,因此便成为FPGA中数百万配置位当中的少数几个配置位。除非知道这些位如何组合在一起,或者知道是哪种算法,否则这看起来仅仅是一堆数字。应用Spartan-3AN器件的一种可能的流程如图1所示。

 

  Spartan-3AN设计级安全功能是完全自成一体的安全解决方案,如图2所示。Flash中既包含FPGA配置比特流,也包含预生成的授权代码。此代码由可信/安全制造商或注册流程存储在一次性可编程Flash用户字段中。

 

  通电后,FPGA进行正常配置。一旦配置完成,FPGA应用程序便包括了批准已授权设计在相关Spartan-3AN FPGA上运行的电路。认证算法将读取DeviceDNA和工厂预设Flash ID,然后生成一个主动授权代码,并将此授权代码与Flash用户字段中存储的预生成授权代码进行比较。如果两个代码相等,则器件通过认证。否则,器件属非法而无法获得授权。

拒绝访问

  失败认证的处理是DeviceDNA设计级方案的又一强项。认证可以完全集成到设计中。这样,未经授权的设计可以引起多种反应,例如:

·无功能一该设计完全停止工作。

·有限功能-主电路或关键电路被禁用或旁路。

·定时炸弹-仅在限期内提供全部功能。

·主动防御-系统监测各项活动并抵御攻击。

·永久性自毁-删除所有Flash内容,并且将Flash永远锁定在全零状态。

本文所述的设计级安全功能是Spartan-3A和Spartan-3AN平台中可实现的基本安全级别。

结语

  在开始进行下一代电路设计时,安全是一个重要的问题,Spartan-3A和Spartan-3AN平台中的安全措施为防范反向工程、超量生产和克隆提供了多种方法。

相关信息
发表评论
打印本页 关闭本页
FPGA助力高端存储器接口设计
    高性能系统设计师在满足关键时序余量的同时要力争获得更高性能,而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据,此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间),但也为设计师带来了必须解决的新挑战。   关键问题之一就是如...
>>详细内容
赛灵思SPARTAN-3A系列FPGA又添低功耗器件
    赛灵思公司(Xilinx)日前宣布其XtremeDSP信号处理解决方案产品系列新增功耗优化的Spartan-3A DSP器件。这个目前业已投入量产的FPGA新器件,为低成本且低功耗FPGA领域的应用如军事通信战术无线电系统、无线接入点和便携式医疗设备等,提供了高性能的数字信号处理(DSP)能力。   与标准器件产品相比,Spartan-3A DSP低功耗(LP)器件的静态功耗降低了50%,而在待机模式下静态功耗的降低...
>>详细内容
ARM推出首款专门针对FPGA优化的处理器Cortex-M1
    ARM公司日前发布了第一款专门针对FPGA应用而优化的ARM Cortex-M1处理器。ARM Cortex-M1处理器扩展了ARM Cortex处理器系列,可帮助OEM厂商在一个通用架构下对不同性能需求进行标准化。Actel作为一家核心合作伙伴已与ARM紧密合作,并成为首个获得授权可为其FPGA客户提供Cortex-M1处理器的公司。   2007年4月2日至5日在美国加利福尼亚州圣何塞举行的嵌入式系统大会(Embedded System...
>>详细内容
莱迪思推出业界首个真正的90纳米非易失FPGA器件
    莱迪思半导体公司日前公布了其第三代非易失FPGA器件,LatticeXP2系列。LatticeXP2具有增强的性能,双倍增加的逻辑容量达40K查找表(LUT)、性能改进了25%、还加入了专用DSP块,而每个功能的价格减少达50%。对1.2伏加工工艺的功耗进行了优化,静态功耗减少了33%。设计使用了业界最先进的非易失FPGA工艺,莱迪思与代工伙伴富士通合作开发了90纳米嵌入式闪存工艺,LatticeXP2具有“瞬时...
>>详细内容
利用FPGA实现基于RU算法编码器(LDPC编码器)的设计
  引言   低密度奇偶校验(Low Density Parity Check Code,LDPC)码是一类具有稀疏校验矩阵的线性分组码,不仅有逼近Shannon限的良好性能,而且译码复杂度较低, 结构灵活,是近年信道编码领域的研究热点,目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。LDPC码已成为第四代通信系统(4G)强有力的竞争者,而基于LDPC码的编码方案已经被下一代卫星数字视频广播标准D...
>>详细内容
从FPGA实现的角度对大约束度Viterbi译码器中路径存储单元的设计
  1 引言   Viterbi译码算法是一种最大似然译码算法,目前广泛应用于各种数据传输系统,特别是卫星通信和移动通信系统中。近年来随着FPGA技术的迅速发展,使得基于FPGA实现Viterbi译码的算法成为研究的热点。   由于Viterbi译码器的复杂性随约束长度k成指数增加,大约束度不但使Viterbi译码器硬件复杂度大为增加,同时也限制了译码速度。而其中以加比选(Add Compareselect,ACS)运算...
>>详细内容
已有(
)位对此新闻感兴趣的网发发表了看法 >>更多评论
内 容:
     
 
热点新闻
一周排行
关于我们 | 服务项目 | 付款方式 | 广告服务 | 联系我们 | 友情链接 | 投诉 建议 合作 | 网站地图 | 加入收藏
Copyright © 2007-2008 WEEQOO.COM Corp.All Rights Reserved. 版权所有 经营许可证编号:浙B2-20050339 法律声明
维库电子旗下网站:维库电子市场网 | ChinaICMart | 维库电子开发网 | 维库电子人才网
总部:杭州市下城区朝晖路182号国都发展大厦1号楼80A
电话:0571-85889139-8007 QQ:303939539 | MSN:zh1226@hotmail.com |  邮箱:laz8258@163.com dzsc51@163.com