数码比较器的功能
数码比较器是实现对二个二进制码A和B进行比较的数字电路，比较的结果是A=B、A＞B，A＜B。
下面以四位二进制码比较电路加以说明。对于二个四位二进制码进行比较，可以由比较单元电路组合而成。在此我们从另一个角度来解决这一问题。根据异或非运算的规律和从高位开始比较的原则，写出比较逻辑式
根据这三个逻辑式，就可以做出四位二进制码的比较电路，实际的四位数码比较器还有一些附加部分，在此就不介绍了。
表19-10是四位二进制码比较器74LS85的功能表，功能表的排列按照从最高位开始比较的原则进行的。A3＞B3，就是 [A3 A2 A1 A0]＞[B3 B2 B1 B0]；当A3=B3时，比较次高位，若A2＞B2，就是 [A3 A2 A1 A0]＞[B3 B2 B1 B0]，余类推。四位数码比较器的逻辑符号如图19-6-1所示。
四位二进制码比较器74LS85的功能表和逻辑符号如下：
表19-10 四位数码比较器的功能表
| 比 较 输 入 | 串 联 输 入 | 输 出 |
| A3 B3 A2 B2 A1 B1 A0 B0 | (A>B)i (A)i (A=B)i | FA>B FA FA=B |
| A3＞B3 ´ ´ ´ | ´ ´ ´ | H L L |
| A3＜B3 ´ ´ ´ | ´ ´ ´ | L H L |
| A3＝B3 A2＞B2 ´ ´ | ´ ´ ´ | H L L |
| A3＝B3 A2＜B2 ´ ´ | ´ ´ ´ | L H L |
| A3＝B3 A2＝B2 A1＞B1 ´ | ´ ´ ´ | H L L |
| A3＝B3 A2＝B2 A1＜B1 ´ | ´ ´ ´ | L H L |
| A3＝B3 A2＝B2 A1＝B1 A0＞B0 | ´ ´ ´ | H L L |
| A3＝B3 A2＝B2 A1＝B1 A0＜B0 | ´ ´ ´ | L H L |
| A3＝B3 A2＝B2 A1＝B1 A0 = B0 | H L L | H L L |
| A3＝B3 A2＝B2 A1＝B1 A0 = B0 | L H L | L H L |
| A3＝B3 A2＝B2 A1＝B1 A0 = B0 | L L H | L L H |
| A3＝B3 A2＝B2 A1＝B1 A0 = B0 | L L L | L L L |
| A3＝B3 A2＝B2 A1＝B1 A0 = B0 | L H H | L H H |
| A3＝B3 A2＝B2 A1＝B1 A0 = B0 | H L H | H L H |
| A3＝B3 A2＝B2 A1＝B1 A0 = B0 | H H L | H H L |
| A3＝B3 A2＝B2 A1＝B1 A0 = B0 | H H H | H H H |
该电路还增加了三个串联输入端，分别代表大于、等于、小于串联输入。串联输入用于几片四位数码比较器级联时，在片间传递某一片四位数码比较器比较结果而设置的。例如16位二进制码比较时可以由四片四位二进制码数码比较器级联而成，其比较电路如图19-6-2所示。
图19-6-1 四位数码比较器逻辑符号
19.6.2 比较器的比较方式
比较器的比较方式分串行比较方式和并行比较方式两种情况，显然串行方式比较时间较长，并行方式比较时间较短。实际上对于一片四位二进制码比较器而言，加上串联输入，就相当五位二进制码的比较。在进行四位二进制码比较时，联输入应保持中立，应将 
接“1”， 
和 
接“0”。 表19-10中最下方八种串联输入组合中，只有 
、 
和 
分别等于“1”这三行是合乎逻辑的，对于粗线以下所示的五种组合是不合逻辑的，对此，表中给出有什么样不合理的输入，就有什么样不合理的输出。
(a) 串行方式
(b) 并行方式
图19-6-2 四位数码比较器的级联
19.6.2 比较器的应用
数码比较器是十分有用的电路，图19-6-3给出了对产品分装的方框图。图中的计数器是一种重要的逻辑部件，它能够完成符合双值逻辑系统高、低电平脉冲的计数。它可按二进制码计数，也可BCD8421码计数，有关计数器的详细内容将在下面的章节介绍。图中的拨码开关是一个机械开关，它利用触点的位置，可以将拨盘上的十进制码转换为BCD8421码。通过拨码开关可以设定分装产品的数目，将与此对应的8421码送往比较器的输入。产品在传送带上输送，经过光电变换，将获得的与产品个数一致的电脉冲放大整形，加到计数器上计数。当计数器计得的数目与设定值相等时，比较器输出高电平，用这个高电平去控制相应的装置，使产品分箱。以上只是一个简要的说明，要真正实现这个装置，需要解决许多机、电、光，以及抗干扰等问题。
图19-6-3 数码比较器应用的方框图