在模拟集成电路中基准电压源是一个非常重要的模块，一个有效的基准电压源应在一定的范围内基本上与电源电压变 化、工艺参数变化及温度无关。在高精度高速的数模转换器中，一个精确的高电源抑制与温度抑制的基准电压的设计是至关重要的，其基准电压源的精度直接影响到模数转换器的精度。本文设计了一个小面积、高精度、高电源抑制与温度抑制的基准电压源以满足10位40MSPS的模数转换器的要求(根据10位ADC的要求，基准电压源的温度误差应小于1/210=1/1024=976×10-6)。
所设计的基准电压源的工作电压为5V，在本芯片中，采用了高精度的带隙基准电压源作为基本电压源，另外根据FLASHAD的工作原理，设计了由同一个带隙电压源的基础上产生两组基准电压，即RET(3.5V)和REB(1.5V)，在ADC中使用时则利用了其差值作为其比较电压，进一步确保了基准电压源的精度。在芯片中，基准电压源电路主要由两部分构成:一部分为带隙基准电压源产生电路;另一部分为由带隙基准电压源产生两组基准电压。
1 带隙基准电压源电路设计
带隙基准电压源(band-gap)是基准电压模块的核心部分，为了以最小面积、最低成本实现高性能的带隙基准电压源，所设计的电路如图1所示。该电路按功能可分为带隙电压产生电路、启动电路以及PTAT电路。
图1 带隙基准电压源
启动电路:启动电路由M5、M6、M7以及运算放大器的偏置电路构成(如图1所示)，当电路加上电压时，M5的栅电位为0V，则M5导通，通过电流镜M6与M7给M1、M3、M5提供电流，电路开始工作。在电路正常工作后，运算放大器的输出，提高了M5的栅电位，从而使M5截止，启动电路停止工作，并且M5设计成一个倒比管以减小启动电流。
带隙电压产生电路:主要由Q1、Q2、R1、R2、opamp及恒流源(M1、M2、)构成，根据理想运算放大器的特性及pn结的I/V特性有
VBE1+I1R1=VBE2 (1)
VTln(I1/IS1)+I1R1=VTln[(I2+I4)/IS2] (2)
且因I2=n1I1，I4=n2I1;Q1、Q2的面积比设为n3，IS1/IS2=n3;故式(1)与(2)可简化为
I1=VTln[(n1+n2)n3]/R1 (3)
VREF=I2R2+VBE2=n1VTln[(n1+n2)n3]R2/R1+VBE2 (4)
适当选择n1、n2、n3、R1、R2可设计出一个1.25V电压的高精度基准电压源。
PTAT电路:主要由M1、M2、M3、M4构成的恒流源组成(如图1所示)，它们的电流I1、I2、I4与绝对温度成正比，即为PTAT电流;通过利用PTAT电流与负温度系数VBE构成为其在某一温度下其温度系数为零的基准电压源。
由以上分析可知:带隙电压源是利用理想运算放大器的两输入端虚短设计的，故运算放大器的设计要求很高，最重要的指标是运算放大器的增益，增益越高则运算放大器越接近理想、误差越小。本文设计了一个面积小、增益高、输入范围大的新型CMOS运算放大器。
2 band-gap中运算放大器的设计
传统的串联反馈CMOS运算放大器的结构如图2所示。输入级可利用图3推导出
通过式(5)、式(7)可以看出其输入范围比传统的不带反馈的二级放大器大，而增益却减小了。
即这种运算放大器的特点为大输入范围，但增益较小。
图2 串联反馈电阻运算放大器
图3 串联反馈电阻运算放大器等效电路图
通过式(7)可知提高增益的一个有效办法就是增大输出电阻，但若直接串联上电阻，由于电阻工艺误差和寄生电容都比较大，会造成难以控制因素增多，而MOS管的工艺一致性比较好，为此提出了一种运算放大器的结构(如图4):主要是通过增加M8、M9来提高增益，从而以较小面积实现高增益运算放大器，即在第一级的输出端增加了两个MOS管M8、M9，这两个MOS管的栅电压相同，第一级的右半部分M2输出通过M8的漏极输入，M9的源极输出，这两个MOS管等效为一个电阻;同时M9起频率补偿作用，其近似等效电路如图5所示，由此可得到
R1=RL//(rO+R+RS)AV1=gm1[RL//(rO+R+RS)]/(1+gm1RS) (8)
上式中，R为M8与M9的等效电阻，显然式(8)中的输出阻抗[RL//(rO+R+RS)]大于式(7)中的输出阻抗RL//(rO+RS)，即串联M8、M9就相当于提高了输出电阻，进而提高了运算放大器的增益。
图4 新型CMOS运算放大器
图5 新型CMOS运算放大器等效电路
采用Chartered CMOS 0.35μm5V工艺库对以上两种运算放大器进行Hspice仿真，其仿真结果分别如图6与图7所示，由图7可以看出串联了M8、M9的新型CMOS运算放大器的增益约为88dB;而串联反馈电阻运算放大器增益大约为75dB(如图6所示)。
图6 串联反馈电阻运算放大器增益
图7 新型CMOS运算放大器增益
3 基准电压源RET、REB的设计
在带隙基准电压源产生的基础上，为了进一步减小基准电压源对ADC性能的影响，在ADC芯片中还设计了基于同一带隙基准电压源的两组基准电压源RET与REB(如图8所示)，利用其差值作为ADC的比较基准电压，进一步减小带隙电压源绝对误差的影响。
图8 基准电压源RET、REB产生电路原理框图
该部分电路是运用运算放大器及其反馈的原理 设计的，当Vref(带隙电压源产生的电压)为1.25V时，调节R4与R5之比使运算放大器op1的输出电压为3.5V，通过运算放大器op2的跟随作用，得到Vref1的电压为3.5V，再通过调节电阻R6与R7的比值使Vref2的电压为1.5V。为了提高它们的驱动能力，设计了运算放大器op3与op4构成的跟随器电路，得到了具有较高驱动能力的电压分别为3.5V与1.5V的两组基准电压源RET与REB。
4 基准电压源的仿真
对所设计的带隙电压源进行Hspice仿真(采用Charted CMOS 0.35μm5V工艺)，结果表明:采用新型的CMOS运算放大器后此带隙电压源的平均温度系数小于10-4/°C，仿真结果如图9所示(本芯片的温度范围为-10～150°C，由图9可知:在此温度范围内基准电压变化小于110mV，即平均温度系数为:110mV/110°C=10-4/°C);基准电压源随电源电压变化的最大偏差为5mV，仿真波形如图10所示(本芯片的电压工作范围:4.75～5.25V)。
图9 基准电压对温度的抑制
图10 基准电压的电源抑制
5 测试
对所设计的ADC芯片进行了流片，图11为用于测试的芯片及其接口，其中间部分就是所设计的芯片。
对芯片进行了测试:改变工作电压，对基准电压的输出端RET进行测试，其结果如图12所示，结果表明:在工作电压范围内，基准电压源的最大偏差为5mV。同样测得REB的值，计算同一VDD时RET-REB的值，可得其值恒定为2.0V，因此所设计的片上基准电压源的电源抑制比高，而且RET-REB的差值恒定，为ADC中的比较器提供了稳定的比较电压，能很好地满足10位40MSPS的要求。
图11 所设计芯处片及接口
图12 RET随VDD变化的测试结果
6 结论
由于采用了新型的高增益CMOS运算放大器作为带隙基准电压源的运算放大器，从而大大提高了带隙电压源的精度，并且采用基准电压的差值作为ADC中比较器的比较电压，更进一步减小了误差，经测试所设计的基准电压源能很好满足ADC的要求。所设计的基准电压源具有面积小、低温度系数以及随电源电压变化的偏差小等特点。