滤波器的本质是实现并行流水加法操作。在调试过程中，为了观察到实际的延时，输出信号直接来自流水加法器的输出，而非流水寄存器输出。所以存在部分毛刺。

　　（1）激励源：同步时钟（CLK）及并行像素输入（QA，QB，QC，QD，QE，QF）。
　　（2）期望结果：输出的数据之间满足Sobel滤波关系式。
　　（3）仿真结果及分析：图1 是它的仿真波形，由图中可以看出：
　　因此仿真结果符合设计要求。同时我们可以看出，并行流水操作将带来输出的滞后（如箭头部分所示）。

　　图1  FILTER的仿真结果

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）